
LIQUID CRYSTAL DRIVING CIRCUIT

Publication Number: 06-161393 (JP 6161393 A) , June 07, 1994

Inventors:

- OWAKU YOSHIHARU
- MABASHI MASAYOSHI
- FUTAMI TOSHIO

Applicants

- HITACHI LTD (A Japanese Company or Corporation), JP (Japan)
- HITACHI DEVICE ENG CO LTD (A Japanese Company or Corporation), JP (Japan)

Application Number: 04-332580 (JP 92332580) , November 18, 1992

International Class (IPC Edition 5):

- G09G-003/36
- G02F-001/133
- G02F-001/133
- H04N-005/66

JAPIO Class:

- 44.9 (COMMUNICATION--- Other)
- 29.2 (PRECISION INSTRUMENTS--- Optical Equipment)
- 44.6 (COMMUNICATION--- Television)

JAPIO Keywords:

- R011 (LIQUID CRYSTALS)
- R097 (ELECTRONIC MATERIALS--- Metal Oxide Semiconductors, MOS)
- R131 (INFORMATION PROCESSING--- Microcomputers & Microprocessors)

Abstract:

PURPOSE: To obtain the liquid crystal driving circuit which provides high-speed operation and a full-color display.

CONSTITUTION: Analog color signals of the 3 primary colors are spatially assigned to plural

signal lines, supplied to an input circuit in series, and inputted by one line of a liquid crystal display panel; and the color signals of one line inputted to the input circuit are transferred to a driving circuit in parallel and signal line driving signals are outputted. Thus, the color signals of the primary colors are spatially distributed to slow down the transfer speed, so a large amount of data can be inputted even when a driving circuit similar to a slow-operating-speed driving circuit for TV is used. (From: *Patent Abstracts of Japan*, Section: P, Section No. 1798, Vol. 18, No. 484, Pg. 52, September 08, 1994)

JAPIO

© 2004 Japan Patent Information Organization. All rights reserved.

Dialog® File Number 347 Accession Number 4517493



A1970111901 (N118, FN27-29)

第3刊行物

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-161393

(43)公開日 平成6年(1994)6月7日

(51)Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
G 0 9 G 3/36		7319-5G		
G 0 2 F 1/133	5 1 0	9226-2K		
	5 5 0	9226-2K		
H 0 4 N 5/66	1 0 2 B	9068-5C		

審査請求 未請求 請求項の数2(全5頁)

(21)出願番号	特願平4-332580	(71)出願人	000005108 株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地
(22)出願日	平成4年(1992)11月18日	(71)出願人	000233088 日立デバイスエンジニアリング株式会社 千葉県茂原市早野3681番地
(72)発明者	大和久 芳治 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内	(72)発明者	真橋 正好 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内
(74)代理人	弁理士 德若 光政	(74)代理人	最終頁に続く


(54)【発明の名称】 液晶駆動回路

(57)【要約】

【目的】 高速動作とフルカラー表示を実現した液晶駆動回路を提供する。

【構成】 三原色アナログカラー信号をそれぞれ複数本からなる信号線に空間的に振り分けてシリアルに入力回路に供給して液晶表示パネルの1ライン分取り込み、この入力回路に取り込まれた1ライン分のカラー信号をパラレルに駆動回路に転送して、信号線駆動信号を出力させる。

【効果】 三原色の各カラー信号を空間的に振り分けることにより転送速度を遅くできるから、動作速度が遅いTV用と同様な駆動回路を用いても大量のデータを取り込むようにすることができる。



【特許請求の範囲】

【請求項1】三原色アナログカラー信号をそれぞれ複数本からなる信号線に空間的に振り分ける信号分割回路と、上記振り分けられたアナログ信号をシリアルに液晶表示パネルの1ライン分取り込む入力回路と、この入力回路に取り込まれた1ライン分のカラー信号をパラレルに受けて液晶表示パネルの信号線に送出させる駆動回路とを備えてなることを特徴とする液晶駆動回路。

【請求項2】上記信号分割回路は、上記入力回路と駆動回路からなる信号線駆動回路の外部に設けられるものであることを特徴とする請求項1の液晶駆動回路。

【発明の詳細な説明】

【0001】

【産業上の利用分野】この発明は、液晶駆動回路に関し、特にOA（オフィス・オートメーション）用に適したカラー液晶表示装置に利用して有効な技術に関するものである。

【0002】

【従来の技術】TV（テレビジョン）用途のTFT表示用ドライバーは、データがアナログ信号であるため、フルカラー表示が可能である。このようなTV用途の液晶表示装置の例として、特開昭59-46686号公報（特公平1-32995号公報）がある。この公報においては、ビデオ信号をRGB毎に分けてサンプル／ホールドすることによりクロストーク、色ずれを防止しようとするものである。

【0003】

【発明が解決しようとする課題】OA用途のカラー液晶表示装置においても、8階調ドライバを用いて多色カラー表示を行うものが提案されている。8階調を用いたものでは512色しか表現できない。そこで、TV用のものを用いることが考えられるが、回路構成上の理由から低速駆動になっているため、OA用に必要な大量のデータを表示するには動作速度の点で適さない。

【0004】この発明の目的は、高速動作とフルカラー表示を実現した液晶駆動回路を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【0005】

【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、三原色アナログカラー信号をそれぞれ複数本からなる信号線に空間的に振り分けてシリアルに入力回路に供給して液晶表示パネルの1ライン分取り込み、この入力回路に取り込まれた1ライン分のカラー信号をパラレルに駆動回路に転送して、信号線駆動信号を出力させる。

【0006】

【作用】上記した手段によれば、三原色の各カラー信号

を空間的に振り分けることにより転送速度を遅くできるから、動作速度が遅いTV用と同様な駆動回路を用いても大量のデータを取り込むようにすることができる。

【0007】

【実施例】図1には、この発明に係る液晶駆動回路の動作の一例を説明するための動作概念図が示されている。アナログ信号は、RGBのカラー原色に分離されたものが用いられる。同図には、その他の青信号Bに対応した信号変換の例が示されている。

【0008】アナログ入力データは、特に制限されないが、OA用のデジタルデータがD/A変換されたものとされる。このとき、1画素分のアナログデータは、4ビットないし8ビット等のような多ビット構成にされたものが用いられる。このような多ビットのデジタルデータをそのまま従来の駆動回路に入力しようとすると、シリアル転送速度が速くなつて駆動回路の動作速度が対応できなくなってしまう。駆動回路の動作速度に対応させるためには、シリアルデータをパラレルに多ビットで供給することとなり、その分入力端子数及び内部回路が複雑になつてしまう。

【0009】この発明では、アナログ信号の形態でTFTドライバに信号の人力を行なうようにするため、次のような信号処理が行われる。すなわち、アナログ入力データは、サンプリングタイミング①ないし④のように位相が異なる4種類のタイミングパルスC1～C4により順次サンプリングされる。そして、4個のサンプリングデータが揃うと、再S/Hタイミングにより空間的に分離されて4種類のアナログデータとしてデータドライバに入力される。

【0010】上記再S/Hタイミングにより4個分の画素信号がパラレルに転送されると、再びタイミングパルスC1～C4により、⑤～⑧に対応したアナログ入力データがサンプリングされ、上記同様に4画素分がパラレルに出力される。

【0011】他のカラー信号R及びGにおいても、上記同様な信号処理によって1つの信号が4画素分に空間分離され、4画素分が同時にパラレルにデータドライバに入力される。これにより、データドライバ側では、人力されるアナログ信号の周波数が1/4に低減される。例えば、データドライバの動作速度が10MHz程度であっても、40MHz程度の高い周波数の入力データを扱うことができる。

【0012】図2には、上記信号処理回路の一実施例の回路図が示されている。同図には、3原色のうちの1つの信号に対応したものが代表として例示的に示されている。アナログデータは、4つのサンプリングホールド回路S&H1～S&H4に共通に供給される。サンプリングホールド回路S&H1～S&H4には、4相からなるサンプリングクロックC1～C4が供給される。このようないくつかのサンプリングクロックC1～C4に同期して

順次に4個分の画素信号が時系列的に取り込まれる。

【0013】これにより、入力されるアナログデータの周波数に対して、各サンプリングホールド回路S&G1～S&H4においては、それぞれがアナログデータの周波数に対して1/4の周波数のように低くされたクロックC1～C4によりサンプリング動作を行う。これにより、信号処理回路を構成するサンプリングホールド回路においても、MOSFET等を用いた比較的低速度の回路を用いることができる。

【0014】上記のように4画素分のアナログデータが取り込まれると、再サンプリングパルスにより、一斉にサンプリングホールド回路S&H5～S&H8に転送される。これらのサンプリングホールド回路S&H5～S&H8の出力信号S1～S4は、4本の信号線を通して空間的に分割されてデータドライバに転送される。この転送速度は、前記のように信号処理に応じて、アナログ入力データの周波数が40MHz程度であっても、それを1/4の10MHz程度のアナログ信号に周波数を低くでき、従来のTV用のデータドライバと同等の回路により取り込むことができる。ただし、三原色のカラー信号のそれぞれに対応して4つの入力端子が設けられる点が異なるものである。

【0015】図1において、上記のように三原色の各カラー信号毎に4画素分の信号が同時に取り込まれ、それがデータドライバに設けられるサンプリング回路に順次に取り込まれる、1ライン分の画素信号が取り込まれると、一斉にTFTカラー液晶パネルの信号線に出力される。これにより、OA用に対応した高速カラーデータの表示を行わせることができる。

【0016】図3には、この発明に係る液晶駆動回路を用いた液晶表示装置の一実施例のプロック図が示されている。液晶表示パネルは、大型でRGBの三原色画素によりカラー多色表示が可能にされる。カラー液晶パネルの信号線は、奇数番目のものと偶数番目のものが上下に振り分けられて、上側に信号線駆動回路（データドライバ）DDV1～DDV10が設けられ、下側には信号線駆動回路DDV11～DDV20が振り分けられて設けられる。

【0017】初段の信号線駆動回路DDV1とDDV11においては、それぞれが各カラー信号毎に4画素分のアナログ信号をクロックパルスCL2に同期して順次に取り込む。それ故、前記の信号処理では、8画素分の信号が空間的に分離され、そのうちの4画素分ずつ振り分けられて上側と下側の信号線駆動回路に供給される。この構成では、10MHz程度の動作速度を持たない信号線駆動回路により、80MHzのような高速なアナログ入力データを扱うことができる。

【0018】各信号線駆動回路において自身に割り当てられたアナログデータの取り込みが終了すると、直ちに低消費電力モードに入る。そして、川力信号をロウレベルに駆動回路に転送して、信号線駆動信号を川力させ

ルにして次段の信号線駆動回路DDV2とDDV12がそれぞれアナログデータの取り込み動作を開始して、以後のクロックパルスによってデータを取り込む。以下、同様にして最終段の信号線駆動回路DDV10とDDV20までに入力データの取り込みが完了すると、クロックパルスCL1が発生して上記取り込まれたアナログ信号がラインデータラッチ用のサンプリングホールド回路に転送し、次のラインに対応したシリアルデータの取り込みを開始する。上記ラインデータラッチ用のサンプリングホールド回路に取り込まれたアナログ信号は、出力バッファを通して信号線に出力される。このラインデータラッチ用のサンプリングホールド回路は、ボルテージフォロワ形態の演算増幅回路と、その人力に設けられたホールド用のキャパシタから構成され、出力機能も合わせ持つようにしてもよい。

【0019】走査線電極は、走査線駆動回路CDV1～CDV4により駆動される。この走査線駆動回路CDV1～CDV4は、それぞれ複数の出力端子を持ち、ライン同期信号を受けて順次に選択する走査線を切り替える。

【0020】コントローラあるいはコントローラとコンピュータCPUとの間には、少なくとも1画面分の表示データを格納する画像メモリを持ち、ホストコンピュータ（マイクロコンピュータ）CPUは上記画像メモリに対して表示データを入力する。コントローラは、液晶表示パネルの走査タイミングに同期して画像メモリのデータを順次に読み出してデジタル／アナログ変換回路DACを通してアナログ信号に変換し、それを前記のような信号処理回路により8画素分の信号に空間分離して出力させるものである。

【0021】この構成に代え、デジタル／アナログ変換回路を各カラー信号に対応して8個設けて、デジタル／アナログ変換と同時に8画素分のアナログ信号を形成するようにしてもよい。また、信号源がアナログ信号なら必要に応じてRGBの三原色のカラー信号に分離して上記信号処理回路に入力して、低速なアナログ信号に変換されて信号線駆動回路DDV1～DDV20に供給される。

【0022】各信号線駆動回路DDV1～DDV10及びDDV11～DDV20の前段に、図2のような信号処理回路を設けて低速信号に変換されたアナログ信号を形成するものであってもよい。これらの信号処理回路を信号線駆動回路に内蔵せるものであってもよい。

【0023】上記の実施例から得られる作用効果は、下記の通りである。すなわち、

(1) 三原色アナログカラー信号をそれぞれ複数本からなる信号線に空間的に振り分けシリアルに人力回路に供給して液晶表示パネルの1ライン分取り込み、この入力回路に取り込まれた1ライン分のカラー信号をパラレルに駆動回路に転送して、信号線駆動信号を川力させ

ることにより、動作速度が遅いTV用と同様な駆動回路を用いても大量のデータを取り込むようにすることができるという効果が得られる。


【0024】(2) 上記(1)により、簡単な構成により高速フルカラーのOA用の TFT 液晶表示装置を得ることができるという効果が得られる。

以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、信号線駆動回路が液晶表示パネルの上下に振り分けられて配置されるとき、各カラー信号を2分割するものとして上側と下側のデータドライバに入力し、全体として4分割された画素信号を扱うようにするものであってもよい。この発明は、液晶駆動回路として広く利用できる。


[0025]

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、二原色アナログカラー信号


〔图2〕



3



【図1】



フロントページの続き

(72)発明者 二見 利男
千葉県茂原市早野3300番地 株式会社日立
製作所電子デバイス事業部内